Dataset Viewer
Auto-converted to Parquet Duplicate
ground_truth
sequencelengths
8
512
natrual_language
sequencelengths
1
243
TS_V_token
sequencelengths
1
182
File
stringlengths
2
45
Func
stringlengths
1
56
Target
stringclasses
175 values
Target_Clf
stringclasses
6 values
Compiler_Type
stringclasses
2 values
Idx
int64
0
36.2k
Length
int64
6
510
Cover_Rate
float64
1
1
Template_token
sequencelengths
0
0
[ "<s>", "int", "frv_legitimate_memory_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ",", "int", "condexec_p", ")", "{", "return", "(", "(", "GET_MODE", "(", "op", ")", "==", "mode", "||", "mode", "==", "VOIDmode", ")", "&&", "GET_CODE", ...
[ "Return", "1", "if", "operand", "is", "a", "valid", "FRV", "address", ".", "CONDEXEC_P", "is", "true", "if", "the", "operand", "is", "used", "by", "a", "predicated", "instruction", "." ]
[ "frv", "0" ]
frv2
frv_legitimate_memory_operand
frv
VLIW
GCC
0
56
1
[]
[ "<s>", "bool", "AArch64FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetR...
[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...
[ "AArch64", "AArch64", "AArch64::GPR64RegClass", "AArch64::LSPair64_STR", "AArch64::LS64_STR", "AArch64::FPR64RegClass", "AArch64::LSFPPair64_STR", "AArch64::LSFP64_STR" ]
AArch64FrameLowering24
spillCalleeSavedRegisters
AArch64
CPU
LLVM
1
114
1
[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "if", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getCFLType", "(", ")", "!=", "PatmosSubtarget", "::", "CFL_DELAYED", ")", "{...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "Patmos", "Patmos", "\"\\n[DelaySlotKiller] \"", "\"\\n\"" ]
PatmosDelaySlotKiller
runOnMachineFunction
Patmos
VLIW
LLVM
2
92
1
[]
[ "<s>", "void", "WebAssemblyFrameLowering", "::", "writeSPToGlobal", "(", "unsigned", "SrcReg", ",", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "InsertStore", ",", "const", "DebugLoc", "&", "...
[ "Write", "SP", "back", "to", "__stack_pointer", "global", "." ]
[ "WebAssembly", "WebAssembly", "WebAssembly", "\"__stack_pointer\"" ]
WebAssemblyFrameLowering11
writeSPToGlobal
WebAssembly
Virtual ISA
LLVM
3
95
1
[]
[ "<s>", "static", "bool", "hasReassociableSibling", "(", "const", "MachineInstr", "&", "Inst", ",", "bool", "&", "Commuted", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "Inst", ".", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", ...
[ "Return", "true", "when", "\\P", "Inst", "has", "reassociable", "sibling", "." ]
[ "X86", "1", "2", "0" ]
X86InstrInfo123
hasReassociableSibling
X86
CPU
LLVM
4
161
1
[]
[ "<s>", "static", "unsigned", "int", "h8300_move_length", "(", "rtx", "*", "operands", ",", "const", "h8300_length_table", "*", "table", ")", "{", "unsigned", "int", "size", ";", "size", "=", "h8300_length_from_table", "(", "operands", "[", "0", "]", ",", "op...
[ "Calculate", "the", "length", "of", "move", "instruction", "INSN", "using", "the", "given", "length", "table", ".", "Although", "the", "tables", "are", "correct", "for", "most", "cases", ",", "there", "is", "some", "irregularity", "in", "the", "length", "of"...
[ "h8300", "0", "1", "0", "1", "2", "1", "0", "2" ]
h8300
h8300_move_length
h8300
MPU
GCC
5
88
1
[]
[ "<s>", "void", "ARMPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "createUnpackMachineBundles", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "retu...
[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]
[ "ARM", "ARM", "ARM", "ARM", "ARM" ]
ARMTargetMachine
addPreEmitPass
ARM
CPU
LLVM
6
70
1
[]
[ "<s>", "SDValue", "SparcTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", ":...
[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]
[ "Sparc", "Sparc", "ISD::BITCAST" ]
SparcISelLowering (2)2
PerformDAGCombine
Sparc
CPU
LLVM
7
48
1
[]
[ "<s>", "static", "bool", "arm_valid_target_attribute_rec", "(", "tree", "args", ",", "struct", "gcc_options", "*", "opts", ")", "{", "if", "(", "TREE_CODE", "(", "args", ")", "==", "TREE_LIST", ")", "{", "bool", "ret", "=", "true", ";", "for", "(", ";", ...
[ "Inner", "function", "to", "process", "the", "attribute", "(", "(", "target", "(", "...", ")", ")", ")", ",", "take", "an", "argument", "and", "set", "the", "current", "options", "from", "the", "argument", ".", "If", "we", "have", "a", "list", ",", "...
[ "arm", "\"attribute %<target%> argument not a string\"", "\",\"", "\"thumb\"", "5", "\"arm\"", "3", "\"fpu=\"", "4", "4", "\"invalid fpu for attribute(target(\\\"%s\\\"))\"", "\"attribute(target(\\\"%s\\\")) is unknown\"" ]
arm5
arm_valid_target_attribute_rec
arm
CPU
GCC
8
240
1
[]
[ "<s>", "enum", "reg_class", "arm_regno_class", "(", "int", "regno", ")", "{", "if", "(", "regno", "==", "PC_REGNUM", ")", "return", "NO_REGS", ";", "if", "(", "TARGET_THUMB1", ")", "{", "if", "(", "regno", "==", "STACK_POINTER_REGNUM", ")", "return", "STAC...
[ "For", "efficiency", "and", "historical", "reasons", "LO_REGS", ",", "HI_REGS", "and", "CC_REGS", "are", "not", "used", "in", "arm", "mode", "." ]
[ "arm", "8", "8" ]
arm4
arm_regno_class
arm
CPU
GCC
9
158
1
[]
[ "<s>", "int", "X86TTIImpl", "::", "getIntrinsicInstrCost", "(", "Intrinsic", "::", "ID", "IID", ",", "Type", "*", "RetTy", ",", "ArrayRef", "<", "Value", "*", ">", "Args", ",", "FastMathFlags", "FMF", ",", "unsigned", "VF", ")", "{", "return", "BaseT", "...
[ "Get", "intrinsic", "cost", "based", "on", "arguments", "." ]
[ "X86", "X86", "Intrinsic::ID" ]
X86TargetTransformInfo (2)
getIntrinsicInstrCost
X86
CPU
LLVM
10
45
1
[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"PIC16 Memsel Optimizer\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "PIC16", "\"PIC16 Memsel Optimizer\"" ]
PIC16MemSelOpt
getPassName
PIC16
MPU
LLVM
11
13
1
[]
[ "<s>", "SDValue", "VETargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVecto...
[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]
[ "VE", "VE", "ISD::OutputArg", "16", "VE", "4", "1", "0", "\"Can only return in registers!\"", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::ANY_EXTEND", "\"Unknown loc info!\"", "\"Unexpected custom lowering\"", "1", "0", "VEISD::RET_FLAG", "MVT::Other" ]
VEISelLowering
LowerReturn
VE
CPU
LLVM
12
362
1
[]
[ "<s>", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "MipsRegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MachineFunc...
[ "Get", "the", "mapping", "of", "the", "different", "operands", "of", "MI", "on", "the", "register", "bank", "." ]
[ "Mips", "Mips", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "0", "32", "Mips::ValueMappings", "Mips::SPRIdx", "Mips::ValueMappings", "Mips::DPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", ...
MipsRegisterBankInfo33
getInstrMapping
Mips
CPU
LLVM
13
409
1
[]
[ "<s>", "uint64_t", "getNullPointerValue", "(", "unsigned", "AddrSpace", ")", "const", "{", "return", "(", "AddrSpace", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "AMDGPUAS", "::", "REGION_ADDRESS", ")", "?", "-", "1", ":", "0", ";", "}...
[ "Get", "the", "integer", "value", "of", "a", "null", "pointer", "in", "the", "given", "address", "space", "." ]
[ "AMDGPU", "AMDGPU", "AMDGPU", "1", "0" ]
AMDGPUTargetMachine (2)1
getNullPointerValue
AMDGPU
GPU
LLVM
14
29
1
[]
[ "<s>", "bool", "X86FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "MF", ".", "getTarget", "(", ")", ".",...
[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]
[ "X86", "X86", "X86", "X86" ]
X86FrameLowering1
hasFP
X86
CPU
LLVM
15
127
1
[]
[ "<s>", "XCoreSubtarget", "::", "XCoreSubtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "XCoreGenSubtargetInfo"...
[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]
[ "XCore", "XCore", "XCore", "XCore" ]
XCoreSubtarget3
XCoreSubtarget
XCore
MPU
LLVM
16
55
1
[]
[ "<s>", "bool", "rs6000_tls_referenced_p", "(", "rtx", "x", ")", "{", "if", "(", "!", "TARGET_HAVE_TLS", ")", "return", "false", ";", "return", "for_each_rtx", "(", "&", "x", ",", "&", "rs6000_tls_symbol_ref_1", ",", "0", ")", ";", "}", "</s>" ]
[ "Return", "1", "if", "X", "contains", "a", "thread-local", "symbol", "." ]
[ "rs6000", "0" ]
rs60003
rs6000_tls_referenced_p
rs6000
CPU
GCC
17
28
1
[]
[ "<s>", "const", "char", "*", "FISCTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "NULL", ";", "case", "FISCISD", "::", "RET_FLAG", ":", "return", "\"RetFl...
[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]
[ "FISC", "FISC", "FISCISD::RET_FLAG", "\"RetFlag\"", "FISCISD::LOAD_SYM", "\"LOAD_SYM\"", "FISCISD::MOVEi64", "\"MOVEi64\"", "FISCISD::CALL", "\"CALL\"", "FISCISD::SELECT_CC", "\"SELECT_CC\"", "FISCISD::CMP", "\"CMP\"" ]
FISCISelLowering
getTargetNodeName
FISC
CPU
LLVM
18
72
1
[]
[ "<s>", "bool", "PPCTargetLowering", "::", "SelectAddressPCRel", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ")", "const", "{", "Base", "=", "N", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "PPCISD", "::", "MAT_PCREL_ADDR", ")", "return",...
[ "SelectAddressPCRel", "-", "Represent", "the", "specified", "address", "as", "pc", "relative", "to", "be", "represented", "as", "[", "pc+imm", "]", "." ]
[ "PowerPC", "PPC", "PPCISD::MAT_PCREL_ADDR" ]
PPCISelLowering100
SelectAddressPCRel
PowerPC
CPU
LLVM
19
74
1
[]
[ "<s>", "unsigned", "AlphaRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "FrameIndexValue", "*", "Value", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "...
[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]
[ "Alpha", "Alpha", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "1", "Alpha::R15", "Alpha::R30", "\"FI: \"", "\" Offset: \"", "\"\\n\"", "\"Corrected Offset \"", "\" for stack size: \"", "\"\\n\"", "\"Unconditionally using R28 for evil purposes Offset: \"", ...
AlphaRegisterInfo
eliminateFrameIndex
Alpha
MPU
LLVM
20
347
1
[]
[ "<s>", "static", "void", "ia64_copy_rbs", "(", "struct", "_Unwind_Context", "*", "info", ",", "unsigned", "long", "dst", ",", "unsigned", "long", "src", ",", "long", "len", ",", "unsigned", "long", "dst_rnat", ")", "{", "long", "count", ";", "unsigned", "l...
[ "Copy", "register", "backing", "store", "from", "SRC", "to", "DST", ",", "LEN", "words", "(", "which", "include", "both", "saved", "registers", "and", "nat", "collections", ")", ".", "DST_RNAT", "is", "a", "partial", "nat", "collection", "for", "DST", ".",...
[ "ia64", "3", "1UL", "3", "0x3f", "1", "0x1f8", "1UL", "3", "0x3f", "1", "1UL", "63", "3", "0x3f", "0x1f8", "0x1f8", "0x3f", "0x1f8", "0x1f8", "0x1f8", "0x1f8", "0", "0x1f8", "1UL", "63", "3", "1UL", "63", "0", "8", "0", "3", "8", "8", "0x1f8", ...
unwind-ia641
ia64_copy_rbs
ia64
CPU
GCC
21
419
1
[]
[ "<s>", "unsigned", "SIInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "!", "MI", ".", "mayStore", "(", ")", ")", "return", "AMDGPU", "::", "NoRegister", ";", "i...
[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...
[ "AMDGPU", "SI", "AMDGPU::NoRegister", "AMDGPU::NoRegister" ]
SIInstrInfo (2)
isStoreToStackSlot
AMDGPU
GPU
LLVM
22
71
1
[]
[ "<s>", "void", "rs6000_asm_output_dwarf_pcrel", "(", "FILE", "*", "file", ",", "int", "size", ",", "const", "char", "*", "label", ")", "{", "fputs", "(", "integer_asm_op", "(", "size", ",", "FALSE", ")", ",", "file", ")", ";", "assemble_name", "(", "file...
[ "Overide", "the", "default", "'SYMBOL-", ".", "'", "syntax", "with", "AIX", "compatible", "'SYMBOL-", "$", "'", "." ]
[ "rs6000", "\"-$\"" ]
rs6000
rs6000_asm_output_dwarf_pcrel
rs6000
CPU
GCC
23
43
1
[]
[ "<s>", "static", "struct", "machine_function", "*", "tilepro_init_machine_status", "(", "void", ")", "{", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "}", "</s>" ]
[ "Functions", "to", "save", "and", "restore", "machine-specific", "function", "data", "." ]
[ "tilepro" ]
tilepro
tilepro_init_machine_status
tilepro
VLIW
GCC
24
18
1
[]
[ "<s>", "bool", "vax_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict", ")", "{", "rtx", "xfoo0", ",", "xfoo1", ";", "if", "(", "nonindexed_address_p", "(", "x", ",", "strict", ")", ")", "return", "true", ";", "if"...
[ "legitimate_address_p", "returns", "true", "if", "it", "recognizes", "an", "RTL", "expression", "``", "x", "''", "that", "is", "a", "valid", "memory", "address", "for", "an", "instruction", ".", "The", "MODE", "argument", "is", "the", "machine", "mode", "for...
[ "vax", "0", "1" ]
vax
vax_legitimate_address_p
vax
CPU
GCC
25
133
1
[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 avoid trailing call pass\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "X86", "\"X86 avoid trailing call pass\"" ]
X86AvoidTrailingCall3
getPassName
X86
CPU
LLVM
26
11
1
[]
[ "<s>", "static", "inline", "ChildIteratorType", "child_begin", "(", "NodeRef", "N", ")", "{", "return", "N", "->", "getChildren", "(", ")", ".", "begin", "(", ")", ";", "}", "</s>" ]
[ "nodes_iterator/begin/end", "-", "Allow", "iteration", "over", "all", "nodes", "in", "the", "graph" ]
[ "Patmos" ]
PatmosStackCacheAnalysis1
child_begin
Patmos
VLIW
LLVM
27
21
1
[]
[ "<s>", "bool", "easy_altivec_constant", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "unsigned", "step", ",", "copies", ";", "if", "(", "mode", "==", "VOIDmode", ")", "mode", "=", "GET_MODE", "(", "op", ")", ";", "else", "if", "(", ...
[ "Return", "true", "if", "OP", "is", "of", "the", "given", "MODE", "and", "can", "be", "synthesized", "with", "a", "vspltisb", ",", "vspltish", "or", "vspltisw", "." ]
[ "rs6000", "4", "1", "1", "1", "1", "1", "1", "1" ]
rs60003
easy_altivec_constant
rs6000
CPU
GCC
28
131
1
[]
[ "<s>", "bool", "AArch64PassConfig", "::", "addIRTranslator", "(", ")", "{", "addPass", "(", "new", "IRTranslator", "(", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]
[ "This", "method", "should", "install", "an", "IR", "translator", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "with", "possibly", "generic", "opcodes", "." ]
[ "AArch64", "AArch64" ]
AArch64TargetMachine1
addIRTranslator
AArch64
CPU
LLVM
29
22
1
[]
[ "<s>", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createSIInsertWaits", "(", "*", "TM", ")", ",", "false", ")", ";", "addPass", "(", "createSILowerControlFlowPass", "(", "*", "TM", ")", ",", "false", ")", ";", "}", "...
[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]
[ "AMDGPU", "SI", "SI" ]
AMDGPUTargetMachine (2)
addPreEmitPass
AMDGPU
GPU
LLVM
30
30
1
[]
[ "<s>", "unsigned", "AArch64InstrInfo", "::", "getLoadStoreImmIdx", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "return", "2", ";", "case", "AArch64", "::", "LDPXi", ":", "case", "AArch64", "::", "LDPDi", ":", "case", ...
[ "Returns", "the", "index", "for", "the", "immediate", "for", "a", "given", "instruction", "." ]
[ "AArch64", "AArch64", "2", "AArch64::LDPXi", "AArch64::LDPDi", "AArch64::STPXi", "AArch64::STPDi", "AArch64::LDNPXi", "AArch64::LDNPDi", "AArch64::STNPXi", "AArch64::STNPDi", "AArch64::LDPQi", "AArch64::STPQi", "AArch64::LDNPQi", "AArch64::STNPQi", "AArch64::LDPWi", "AArch64::LDPSi",...
AArch64InstrInfo107
getLoadStoreImmIdx
AArch64
CPU
LLVM
31
287
1
[]
[ "<s>", "bool", "XCoreRegisterInfo", "::", "needsFrameMoves", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "MF", ".", "needsFrameMoves", "(", ")", ";", "}", "</s>" ]
[ "Return", "whether", "to", "emit", "frame", "moves", "." ]
[ "XCore", "XCore" ]
XCoreRegisterInfo (2)1
needsFrameMoves
XCore
MPU
LLVM
32
19
1
[]
[ "<s>", "MCSymbol", "*", "X86MCInstLower", "::", "GetSymbolFromOperand", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "assert", "(", "(", "MO", ".", "isGlobal...
[ "Lower", "an", "MO_GlobalAddress", "or", "MO_ExternalSymbol", "operand", "to", "an", "MCSymbol", "." ]
[ "X86", "X86", "\"Isn't a symbol reference\"", "128", "X86II::MO_DLLIMPORT", "\"__imp_\"", "X86II::MO_DARWIN_STUB", "\"$stub\"", "X86II::MO_DARWIN_NONLAZY", "X86II::MO_DARWIN_NONLAZY_PIC_BASE", "\"$non_lazy_ptr\"", "X86II::MO_DARWIN_NONLAZY", "X86II::MO_DARWIN_NONLAZY_PIC_BASE", "\"Extern s...
X86MCInstLower113
GetSymbolFromOperand
X86
CPU
LLVM
33
461
1
[]
[ "<s>", "TargetPassConfig", "*", "MMIXTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "MMIXPassConfig", "(", "*", "this", ",", "PM", ")", ";", "}", "</s>" ]
[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]
[ "MMIX", "MMIX", "MMIX" ]
MMIXTargetMachine
createPassConfig
MMIX
CPU
LLVM
34
22
1
[]
[ "<s>", "void", "X86FrameLowering", "::", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "int64_t", "NumBytes", ",", "bool", "InEpilogue", ")", "const", "{", "bool", "isSub", "=", "NumBytes", ...
[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]
[ "X86", "X86", "0", "1LL", "31", "1", "0", "X86::SUB64ri8", "0", "0", "X86::RAX", "X86::EAX", "X86::MOV64ri", "X86::MOV32ri", "3", "0", "8", "4", "X86::RAX", "X86::EAX", "X86::PUSH64r", "X86::PUSH32r", "X86::POP64r", "X86::POP32r" ]
X86FrameLowering8
emitSPUpdate
X86
CPU
LLVM
35
499
1
[]
[ "<s>", "void", "HexagonInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "assert", "(", "HexagonMCInstrInfo", "::", "isBundle", ...
[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]
[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "0", "Hexagon", "Hexagon", "1", "0", "\"\\n\"", "Hexagon", "Hexagon", "\" :endloop01\"", "\" :endloop0\"", "\" :endloop1\"" ]
HexagonInstPrinter9
printInst
Hexagon
DSP
LLVM
36
214
1
[]
[ "<s>", "static", "bool", "ix86_secondary_memory_needed", "(", "machine_mode", "mode", ",", "reg_class_t", "class1", ",", "reg_class_t", "class2", ")", "{", "return", "inline_secondary_memory_needed", "(", "mode", ",", "class1", ",", "class2", ",", "true", ")", ";"...
[ "If", "we", "are", "copying", "between", "general", "and", "FP", "registers", ",", "we", "need", "a", "memory", "location", ".", "The", "same", "is", "true", "for", "SSE", "and", "MMX", "registers", ".", "The", "macro", "ca", "n't", "work", "reliably", ...
[ "i386" ]
i386
ix86_secondary_memory_needed
i386
CPU
GCC
37
27
1
[]
[ "<s>", "void", "R600SchedStrategy", "::", "schedNode", "(", "SUnit", "*", "SU", ",", "bool", "IsTopNode", ")", "{", "if", "(", "NextInstKind", "!=", "CurInstKind", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Instruction Type Switch\\n\"", ")", ";...
[ "ScheduleDAGMI", "has", "scheduled", "an", "instruction", "-", "tell", "HazardRec", "about", "it", "." ]
[ "AMDGPU", "R600", "\"Instruction Type Switch\\n\"", "31", "0", "4", "R600::ALU_LITERAL_X", "\" Instructions Emitted in this clause\\n\"" ]
R600MachineScheduler10
schedNode
AMDGPU
GPU
LLVM
38
198
1
[]
[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "!", "Expr", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "0", ")", ")", ";", "else", "if", "(", ...
[ "Add", "a", "new", "MCExpr", "operand", "." ]
[ "VE", "0" ]
VEAsmParser (2)
addExpr
VE
CPU
LLVM
39
77
1
[]
[ "<s>", "MachineInstrBuilder", "R600InstrInfo", "::", "buildIndirectRead", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ")", "const", "{",...
[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "read", "." ]
[ "R600", "R600Operands::WRITE", "0", "R600Operands::SRC0_REL", "1" ]
R600InstrInfo65
buildIndirectRead
R600
GPU
LLVM
40
119
1
[]
[ "<s>", "void", "TeakFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", ...
[ "Insert", "epilog", "code", "into", "the", "function", "." ]
[ "Teak", "Teak", "2", "Teak::MOV_regnobp016_regnob16", "Teak::SP", "Teak::R7", "Teak::NOP", "Teak::POP_regnob16", "Teak::R7" ]
TeakFrameLowering
emitEpilogue
Teak
DSP
LLVM
41
200
1
[]
[ "<s>", "TargetPassConfig", "*", "PatmosTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "PatmosPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]
[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]
[ "Patmos", "Patmos", "Patmos" ]
PatmosTargetMachine
createPassConfig
Patmos
VLIW
LLVM
42
21
1
[]
[ "<s>", "static", "MBlazeOperand", "*", "CreateReg", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "MBlazeOperand", "*", "Op", "=", "new", "MBlazeOperand", "(", "Register", ")", ";", "Op", "->", "Reg", ".", "RegNum", "=", "R...
[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]
[ "MBlaze", "MBlaze", "MBlaze", "MBlaze" ]
MBlazeAsmParser1
CreateReg
MBlaze
MPU
LLVM
43
49
1
[]
[ "<s>", "bool", "umips_12bit_offset_address_p", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "struct", "mips_address_info", "addr", ";", "return", "(", "mips_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "false", ")", "&&", "addr...
[ "Return", "true", "if", "X", "is", "a", "legitimate", "address", "with", "a", "12-bit", "offset", ".", "MODE", "is", "the", "mode", "of", "the", "value", "being", "accessed", "." ]
[ "mips" ]
mips
umips_12bit_offset_address_p
mips
CPU
GCC
44
53
1
[]
[ "<s>", "const", "char", "*", "mcore_output_jump_label_table", "(", "void", ")", "{", "int", "i", ";", "if", "(", "pool_size", ")", "{", "fprintf", "(", "asm_out_file", ",", "\"\\t.align 2\\n\"", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "pool...
[ "Dump", "out", "any", "constants", "accumulated", "in", "the", "final", "pass", ".", "These", "will", "only", "be", "labels", "." ]
[ "mcore", "\"\\t.align 2\\n\"", "0", "\"L\"", "\".long\t%0\"", "0", "\"\"" ]
mcore
mcore_output_jump_label_table
mcore
MPU
GCC
45
86
1
[]
[ "<s>", "void", "GBZ80FrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Saved...
[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]
[ "GBZ80", "GB" ]
GBZ80FrameLowering
determineCalleeSaves
GBZ80
MPU
LLVM
46
31
1
[]
[ "<s>", "void", "JVMPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "addPass", "(", "createJVMLowerMemoryIntrinsics", "(", ")", ")", ";", "addPass", "(", "createAggressiveDCEPass", "(", ")", ")", ";", "if...
[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]
[ "JVM", "JVM", "JVM", "JVM" ]
JVMTargetMachine
addIRPasses
JVM
Virtual ISA
LLVM
47
75
1
[]
[ "<s>", "static", "void", "aarch64_parse_cpu", "(", "void", ")", "{", "char", "*", "ext", ";", "const", "struct", "processor", "*", "cpu", ";", "char", "*", "str", "=", "(", "char", "*", ")", "alloca", "(", "strlen", "(", "aarch64_cpu_string", ")", "+",...
[ "Parse", "the", "TO_PARSE", "string", "and", "put", "the", "result", "tuning", "in", "RES", "and", "the", "architecture", "flags", "in", "ISA_FLAGS", ".", "Return", "an", "aarch64_parse_opt_result", "describing", "the", "parse", "result", ".", "If", "there", "...
[ "aarch64", "1", "0", "\"missing cpu name in -mcpu=%qs\"", "0", "\"unknown value %qs for -mcpu\"" ]
aarch642
aarch64_parse_cpu
aarch64
CPU
GCC
48
169
1
[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "SNESOperand", ">", "CreateReg", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "return", "make_unique", "<", "SNESOperand", ">", "(", "RegNum", ",", "S", ",", "E", ")", ";", ...
[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]
[ "SNES", "SNES", "SNES" ]
SNESAsmParser
CreateReg
SNES
DSP
LLVM
49
33
1
[]
[ "<s>", "bool", "XCoreFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...
[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...
[ "XCore", "XCore", "XCore", "XCore", "XCore", "XCore::LR", "XCore::R10", "\"LR & FP are always handled in emitPrologue\"" ]
XCoreFrameLowering24
spillCalleeSavedRegisters
XCore
MPU
LLVM
50
258
1
[]
[ "<s>", "int", "rs6000_trampoline_size", "(", ")", "{", "int", "ret", "=", "0", ";", "switch", "(", "DEFAULT_ABI", ")", "{", "default", ":", "abort", "(", ")", ";", "case", "ABI_AIX", ":", "ret", "=", "(", "TARGET_32BIT", ")", "?", "12", ":", "24", ...
[ "Length", "in", "units", "of", "the", "trampoline", "for", "entering", "a", "nested", "function", "." ]
[ "rs6000", "0", "12", "24", "40", "48" ]
rs60002
rs6000_trampoline_size
rs6000
CPU
GCC
51
62
1
[]
[ "<s>", "static", "bool", "msp430_check_plus_not_high_mem", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "!=", "PLUS", ")", "return", "false", ";", "rtx", "op0", "=", "XEXP", "(", "op", ",", "0", ")", ";", "rtx", "op1", "=", "X...
[ "If", "this", "returns", "true", ",", "we", "do", "n't", "need", "a", "430X", "insn", "." ]
[ "msp430", "0", "1" ]
msp430
msp430_check_plus_not_high_mem
msp430
MPU
GCC
52
68
1
[]
[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]
[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]
[ "PowerPC" ]
PPCAsmBackend (2)1
mayNeedRelaxation
PowerPC
CPU
LLVM
53
20
1
[]
[ "<s>", "void", "SparcFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "!", "hasReservedCallFrame", "(", "M...
[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]
[ "Sparc", "Sparc", "0", "SP::ADJCALLSTACKDOWN", "Sparc", "Sparc", "SP::ADDri", "SP::O6", "SP::O6" ]
SparcFrameLowering3
eliminateCallFramePseudoInstr
Sparc
CPU
LLVM
54
147
1
[]
[ "<s>", "bool", "SystemZShortenInst", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "*", "F", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "SystemZSubtarget", "&", "ST", ...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]
SystemZShortenInst21
runOnMachineFunction
SystemZ
CPU
LLVM
55
86
1
[]
[ "<s>", "bool", "loongarch_split_move_p", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "unsigned", "int", "size", "=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "dest", ")", ")", ";", "if", "(", "size", "==", "8", "&&", "FP_REG_RTX_P", "(", "src", ")",...
[ "Return", "true", "if", "a", "move", "from", "SRC", "to", "DEST", "should", "be", "split", "into", "two", ".", "SPLIT_TYPE", "describes", "the", "split", "condition", "." ]
[ "loongarch", "8", "8" ]
loongarch
loongarch_split_move_p
loongarch
CPU
GCC
56
85
1
[]
[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ")", ",", "Su...
[ "Create", "an", "ILP32", "architecture", "model", "." ]
[ "XCore", "XCore", "XCore", "\"e-p:32:32:32-a0:0:32-f32:32:32-f64:32:32-i1:8:32-i8:8:32-\"", "\"i16:16:32-i32:32:32-i64:32:32-n32\"" ]
XCoreTargetMachine14
XCoreTargetMachine
XCore
MPU
LLVM
57
67
1
[]
[ "<s>", "unsigned", "HexagonInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case",...
[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...
[ "Hexagon", "Hexagon", "Hexagon::L2_loadri_io", "Hexagon::L2_loadrd_io", "Hexagon::L2_loadrh_io", "Hexagon::L2_loadrb_io", "Hexagon::L2_loadrub_io", "2", "1", "1", "0", "2", "0", "0" ]
HexagonInstrInfo
isLoadFromStackSlot
Hexagon
DSP
LLVM
58
127
1
[]
[ "<s>", "bool", "NVPTXInferAddressSpaces", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "std", "::", "vector", "<", "Value", "*", ">", "Postorder", "=", "collectGenericAdd...
[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]
[ "NVPTX", "NVPTX" ]
NVPTXInferAddressSpaces
runOnFunction
NVPTX
GPU
LLVM
59
57
1
[]
[ "<s>", "const", "MCExpr", "*", "SparcELFTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "unsigned", "Encoding", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ",", "MachineModuleInfo", "*", ...
[ "The", "mach-o", "version", "of", "this", "method", "defaults", "to", "returning", "a", "stub", "reference", "." ]
[ "Sparc", "Sparc", "\".DW.stub\"", "Sparc", "Sparc", "SP" ]
SparcTargetObjectFile15
getTTypeGlobalReference
Sparc
CPU
LLVM
60
173
1
[]
[ "<s>", "int", "ARMAsmParser", "::", "tryParseRegister", "(", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "...
[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]
[ "ARM", "ARM", "1", "\"r13\"", "ARM::SP", "\"r14\"", "ARM::LR", "\"r15\"", "ARM::PC", "\"ip\"", "ARM::R12", "\"a1\"", "ARM::R0", "\"a2\"", "ARM::R1", "\"a3\"", "ARM::R2", "\"a4\"", "ARM::R3", "\"v1\"", "ARM::R4", "\"v2\"", "ARM::R5", "\"v3\"", "ARM::R6", "\"v4\"", ...
ARMAsmParser (2)2
tryParseRegister
ARM
CPU
LLVM
61
338
1
[]
[ "<s>", "void", "NVPTXInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ...
[ "}", "Branch", "Analysis", "&", "Modification" ]
[ "NVPTX", "NVPTX", "\"Copy one register into another with a different width\"", "NVPTX::Int1RegsRegClass", "NVPTX::IMOV1rr", "NVPTX::Int16RegsRegClass", "NVPTX::IMOV16rr", "NVPTX::Int32RegsRegClass", "NVPTX::Int32RegsRegClass", "NVPTX::IMOV32rr", "NVPTX::BITCONVERT_32_F2I", "NVPTX::Int64RegsReg...
NVPTXInstrInfo17
copyPhysReg
NVPTX
GPU
LLVM
62
338
1
[]
[ "<s>", "static", "bool", "c6x_return_in_msb", "(", "const_tree", "valtype", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "valtype", ")", ";", "return", "TARGET_BIG_ENDIAN", "&&", "AGGREGATE_TYPE_P", "(", "valtype", ")", "&&", "size", "==", "...
[ "Values", "which", "must", "be", "returned", "in", "the", "most-significant", "end", "of", "the", "return", "register", "." ]
[ "c6x", "3" ]
c6x
c6x_return_in_msb
c6x
VLIW
GCC
63
29
1
[]
[ "<s>", "bool", "FPS", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "FPIsUsed", "=", "false", ";", "assert", "(", "X86", "::", "FP6", "==", "X86", "::", "FP0", "+", "6", "&&", "\"Register enums aren't sorted right!\"", ")...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "X86", "X86::FP6", "X86::FP0", "6", "\"Register enums aren't sorted right!\"", "0", "6", "X86::FP0", "0", "8", "8" ]
X86FloatingPoint23
runOnMachineFunction
X86
CPU
LLVM
64
172
1
[]
[ "<s>", "const", "X86RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]
[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]
[ "X86", "X86" ]
X86TargetMachine
getRegisterInfo
X86
CPU
LLVM
65
20
1
[]
[ "<s>", "static", "bool", "c6x_can_eliminate", "(", "const", "int", "from", "ATTRIBUTE_UNUSED", ",", "const", "int", "to", ")", "{", "if", "(", "to", "==", "STACK_POINTER_REGNUM", ")", "return", "!", "frame_pointer_needed", ";", "return", "true", ";", "}", "<...
[ "Given", "FROM", "and", "TO", "register", "numbers", ",", "say", "whether", "this", "elimination", "is", "allowed", ".", "Frame", "pointer", "elimination", "is", "automatically", "handled", "." ]
[ "c6x" ]
c6x
c6x_can_eliminate
c6x
VLIW
GCC
66
28
1
[]
[ "<s>", "void", "crx_expand_prologue", "(", "void", ")", "{", "crx_compute_frame", "(", ")", ";", "crx_compute_save_regs", "(", ")", ";", "if", "(", "size_for_adjusting_sp", "+", "sum_regs", "==", "0", ")", "return", ";", "if", "(", "last_reg_to_save", "!=", ...
[ "CompactRISC", "CRX", "Architecture", "stack", "layout", ":", "0", "+", "--", "--", "--", "--", "--", "--", "--", "--", "--", "--", "-", "|", ".", ".", "|", "+====================", "Sp", "(", "x", ")", "=Ap", "(", "x+1", ")", "A", "|", "Args", "...
[ "crx", "0", "1", "0" ]
crx
crx_expand_prologue
crx
CPU
GCC
67
76
1
[]
[ "<s>", "void", "GCNScheduleDAGMILive", "::", "finalizeSchedule", "(", ")", "{", "if", "(", "!", "LIS", "||", "StartingOccupancy", "<=", "MinOccupancy", ")", "return", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Retrying function scheduling with lowest recorded occ...
[ "After", "the", "schedule", "has", "been", "formed", ",", "call", "this", "function", "to", "combine", "the", "instructions", "from", "the", "different", "stages/cycles", "." ]
[ "AMDGPU", "\"Retrying function scheduling with lowest recorded occupancy \"", "\".\\n\"", "\"********** MI Scheduling **********\\n\"", "\":BB#\"", "\" \"", "\"\\n From: \"", "\" To: \"", "\"End\"", "\" RegionInstrs: \"" ]
GCNSchedStrategy21
finalizeSchedule
AMDGPU
GPU
LLVM
68
274
1
[]
[ "<s>", "static", "rtx_insn", "*", "maybe_dead_move", "(", "rtx", "dest", ",", "rtx", "src", ",", "bool", "ATTRIBUTE_UNUSED", "maybe_dead_p", ")", "{", "rtx_insn", "*", "insn", "=", "emit_move_insn", "(", "dest", ",", "src", ")", ";", "if", "(", "maybe_dead...
[ "Move", "SRC", "to", "DEST", ".", "Mark", "the", "move", "as", "being", "potentially", "dead", "if", "MAYBE_DEAD_P", "." ]
[ "mep" ]
mep
maybe_dead_move
mep
CPU
GCC
69
49
1
[]
[ "<s>", "bool", "AArch64PreLegalizerCombiner", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "FailedISel", ")...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "AArch64", "AArch64", "AArch64" ]
AArch64PreLegalizerCombiner
runOnMachineFunction
AArch64
CPU
LLVM
70
150
1
[]
[ "<s>", "bool", "z8k_mode_dependent_address", "(", "const_rtx", "addr", ",", "addr_space_t", "addr_space", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "GET_CODE", "(", "addr", ")", "==", "POST_INC", "||", "GET_CODE", "(", "addr", ")", "==", "PRE_DEC", ")", ";"...
[ "emit_move_insn", "(", "gen_rtx_MEM", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "tramp", ",", "2", ")", ")", ",", "cxt", ")", ";", "emit_move_insn", "(", "gen_rtx_MEM", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "tramp", ",", "8"...
[ "z8k" ]
z8k
z8k_mode_dependent_address
z8k
MPU
GCC
71
29
1
[]
[ "<s>", "void", "pdp10_expand_prologue", "(", ")", "{", "int", "clobbered", "[", "FIRST_PSEUDO_REGISTER", "]", ";", "int", "clobbered_size", ";", "int", "stack_adjust", ";", "int", "single_push", ";", "clobbered_size", "=", "clobbered_regs", "(", "clobbered", ")", ...
[ "Emit", "function", "prologue", "instructions", "." ]
[ "pdp10", "0", "0", "0", "0", "4" ]
pdp10
pdp10_expand_prologue
pdp10
MPU
GCC
72
111
1
[]
[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "PPCInstrInfo", "::", "getSerializableBitmaskMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "PPCII", ";", "static", "const", "std", "::", ...
[ "Return", "an", "array", "that", "contains", "the", "bitmask", "target", "flag", "values", "and", "their", "names", "." ]
[ "PowerPC", "PPC", "PPC", "\"ppc-plt\"", "\"ppc-pic\"", "\"ppc-pcrel\"", "\"ppc-got\"" ]
PPCInstrInfo128
getSerializableBitmaskMachineOperandTargetFlags
PowerPC
CPU
LLVM
73
72
1
[]
[ "<s>", "void", "s390_expand_vcond", "(", "rtx", "target", ",", "rtx", "then", ",", "rtx", "els", ",", "enum", "rtx_code", "cond", ",", "rtx", "cmp_op1", ",", "rtx", "cmp_op2", ")", "{", "rtx", "tmp", ";", "machine_mode", "result_mode", ";", "rtx", "resul...
[ "Generate", "a", "vector", "comparison", "expression", "loading", "either", "elements", "of", "THEN", "or", "ELS", "into", "TARGET", "depending", "on", "the", "comparison", "COND", "of", "CMP_OP1", "and", "CMP_OP2", "." ]
[ "s390", "1", "1", "0", "0" ]
s3907
s390_expand_vcond
s390
MPU
GCC
74
423
1
[]
[ "<s>", "virtual", "const", "SPUSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]
[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]
[ "CellSPU", "SPU" ]
SPUTargetMachine1
getSubtargetImpl
CellSPU
MPU
LLVM
75
14
1
[]
[ "<s>", "const", "AArch64RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]
[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]
[ "AArch64", "AArch64" ]
AArch64Subtarget (2)
getRegisterInfo
AArch64
CPU
LLVM
76
20
1
[]
[ "<s>", "int", "rs6000_memory_move_cost", "(", "enum", "machine_mode", "mode", ",", "enum", "reg_class", "class", ",", "int", "in", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "reg_classes_intersect_p", "(", "class", ",", "GENERAL_REGS", ")", ")", "return", "4", "...
[ "A", "C", "expressions", "returning", "the", "cost", "of", "moving", "data", "of", "MODE", "from", "a", "register", "to", "or", "from", "memory", "." ]
[ "rs6000", "4", "0", "4", "32", "4", "4" ]
rs60003
rs6000_memory_move_cost
rs6000
CPU
GCC
77
92
1
[]
[ "<s>", "bool", "JVMTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", ",", "MachineFunction", "&", ",", "bool", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMContext", "&", ")", "const", "{"...
[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]
[ "JVM", "JVM", "ISD::OutputArg", "1" ]
JVMISelLowering
CanLowerReturn
JVM
Virtual ISA
LLVM
78
39
1
[]
[ "<s>", "static", "bool", "dispatch_violation", "(", "void", ")", "{", "if", "(", "dispatch_window_list", "->", "next", ")", "return", "dispatch_window_list", "->", "next", "->", "violation", ";", "return", "dispatch_window_list", "->", "violation", ";", "}", "</...
[ "Return", "true", "if", "a", "dispatch", "violation", "encountered", "." ]
[ "i386" ]
i3864
dispatch_violation
i386
CPU
GCC
79
26
1
[]
[ "<s>", "static", "int", "eco32_num_arg_regs", "(", "enum", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "int", "size", ";", "if", "(", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "mode", ",", "type", ")", ")", "return", "0", ...
[ "Compute", "the", "number", "of", "word", "sized", "registers", "needed", "to", "hold", "a", "function", "argument", "of", "mode", "INT_MODE", "and", "tree", "type", "TYPE", "." ]
[ "eco32", "0", "1" ]
eco32
eco32_num_arg_regs
eco32
MPU
GCC
80
66
1
[]
[ "<s>", "static", "bool", "aarch64_rtx_arith_op_extract_p", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "SIGN_EXTRACT", "||", "GET_CODE", "(", "x", ")", "==", "ZERO_EXTRACT", ")", "{", "rtx", "op0", ...
[ "Return", "true", "if", "X", "is", "a", "zero", "or", "sign", "extract", "usable", "in", "an", "ADD", "or", "SUB", "(", "extended", "register", ")", "instruction", "." ]
[ "aarch64", "0", "1", "2", "1", "1", "0" ]
aarch643
aarch64_rtx_arith_op_extract_p
aarch64
CPU
GCC
81
138
1
[]
[ "<s>", "void", "ScheduleDAGPostRA", "::", "startBlock", "(", "MachineBasicBlock", "*", "BB", ")", "{", "ScheduleDAGInstrs", "::", "startBlock", "(", "BB", ")", ";", "if", "(", "AntiDepBreak", "!=", "NULL", ")", "AntiDepBreak", "->", "StartBlock", "(", "BB", ...
[ "Prepares", "to", "perform", "scheduling", "in", "the", "given", "block", "." ]
[ "Patmos" ]
PatmosPostRAScheduler
startBlock
Patmos
VLIW
LLVM
82
31
1
[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";", "}", "<...
[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]
[ "R600" ]
AMDGPUAsmBackend1
fixupNeedsRelaxation
R600
GPU
LLVM
83
28
1
[]
[ "<s>", "InstructionCost", "PPCTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "TTI", "::", "OperandValueKind", "Op1Info", ",", "TTI", "::", "OperandValueKind", "Op2In...
[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]
[ "PowerPC", "PPC", "\"Invalid opcode\"" ]
PPCTargetTransformInfo14
getArithmeticInstrCost
PowerPC
CPU
LLVM
84
151
1
[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "AlphaTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "...
[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]
[ "Alpha", "Alpha", "1", "0", "0U", "Alpha::GPRCRegisterClass", "MVT::f64", "0U", "Alpha::F8RCRegisterClass", "0U", "Alpha::F4RCRegisterClass" ]
AlphaISelLowering2
getRegForInlineAsmConstraint
Alpha
MPU
LLVM
85
105
1
[]
[ "<s>", "void", "print", "(", ")", "{", "if", "(", "numSymbols", "==", "0", ")", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "size", ";", "i", "++", ")", "{", "if", "(", "i", ")", "O", "<<", "\", \"", ";", "O", "<<", "(", "u...
[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]
[ "NVPTX", "0", "0", "\", \"", "0", "0", "4", "NVPTX", "8", "0", "\", \"", "0", "\"generic(\"", "\")\"", "\"symbol type unknown\"", "1", "4" ]
NVPTXAsmPrinter
print
NVPTX
GPU
LLVM
86
389
1
[]
[ "<s>", "void", "bfin_expand_call", "(", "rtx", "retval", ",", "rtx", "fnaddr", ",", "rtx", "callarg1", ",", "rtx", "cookie", ",", "int", "sibcall", ")", "{", "rtx", "use", "=", "NULL", ",", "call", ";", "rtx", "callee", "=", "XEXP", "(", "fnaddr", ",...
[ "Expand", "a", "call", "instruction", ".", "FNADDR", "is", "the", "call", "target", ",", "RETVAL", "the", "return", "value", ".", "COOKIE", "is", "a", "CONST_INT", "holding", "the", "call_cookie", "prepared", "init_cumulative_args", ".", "SIBCALL", "is", "nonz...
[ "bfin", "0", "3", "2", "0", "0", "0", "1", "0", "2" ]
bfin2
bfin_expand_call
bfin
DSP
GCC
87
240
1
[]
[ "<s>", "static", "void", "riscv_expand_mult_with_const_int", "(", "machine_mode", "mode", ",", "rtx", "dest", ",", "rtx", "multiplicand", ",", "int", "multiplier", ")", "{", "if", "(", "multiplier", "==", "0", ")", "{", "riscv_emit_move", "(", "dest", ",", "...
[ "Expand", "mult", "operation", "with", "constant", "integer", ",", "multiplicand", "also", "used", "as", "a", "*", "temporary", "register", "." ]
[ "riscv", "0", "0", "0", "1", "1", "1", "1", "1", "\"M-extension must be enabled to calculate the poly_int \"", "\"size/offset.\"" ]
riscv1
riscv_expand_mult_with_const_int
riscv
CPU
GCC
88
303
1
[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Fix VGPR copies\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "AMDGPU", "\"SI Fix VGPR copies\"" ]
SIFixVGPRCopies
getPassName
AMDGPU
GPU
LLVM
89
11
1
[]
[ "<s>", "SDValue", "P2TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "GlobalAddress", ":", "return", "lowerGl...
[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]
[ "P2", "P2", "ISD::GlobalAddress", "ISD::VASTART", "ISD::VAARG", "ISD::JumpTable" ]
P2ISelLowering
LowerOperation
P2
MPU
LLVM
90
82
1
[]
[ "<s>", "void", "NVPTXPassConfig", "::", "addMachineSSAOptimization", "(", ")", "{", "if", "(", "addPass", "(", "&", "EarlyTailDuplicateID", ")", ")", "printAndVerify", "(", "\"After Pre-RegAlloc TailDuplicate\"", ")", ";", "addPass", "(", "&", "OptimizePHIsID", ")",...
[ "Methods", "with", "trivial", "inline", "returns", "are", "convenient", "points", "in", "the", "common", "codegen", "pass", "pipeline", "where", "targets", "may", "insert", "passes", "." ]
[ "NVPTX", "NVPTX", "\"After Pre-RegAlloc TailDuplicate\"", "\"After codegen DCE pass\"", "\"After ILP optimizations\"", "\"After Machine LICM, CSE and Sinking passes\"", "\"After codegen peephole optimization pass\"" ]
NVPTXTargetMachine (2)
addMachineSSAOptimization
NVPTX
GPU
LLVM
91
95
1
[]
[ "<s>", "const", "char", "*", "output_a_rotate", "(", "enum", "rtx_code", "code", ",", "rtx", "*", "operands", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "rotate_amount", "=", "operands", "[", "2", "]", ";", "enum", "shift_mode"...
[ "Output", "a", "rotate", "insn", "." ]
[ "h8300", "0", "2", "0", "0", "2", "5", "6", "8", "10", "13", "\"xor.b\\t%s0,%t0\\n\\txor.b\\t%t0,%s0\\n\\txor.b\\t%s0,%t0\"", "\"xor.w\\t%e0,%f0\\n\\txor.w\\t%f0,%e0\\n\\txor.w\\t%e0,%f0\"", "2", "2", "1", "0", "2", "2", "\"\"" ]
h83003
output_a_rotate
h8300
MPU
GCC
92
418
1
[]
[ "<s>", "bool", "ARMFrameLowering", "::", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "STI", ".", "hasV8_1MMainlineOps", "(", ")", "&&", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", "->", ...
[ "Returns", "true", "if", "the", "target", "will", "correctly", "handle", "shrink", "wrapping", "." ]
[ "ARM", "ARM", "ARM" ]
ARMFrameLowering103
enableShrinkWrapping
ARM
CPU
LLVM
93
40
1
[]
[ "<s>", "bool", "PPCTTIImpl", "::", "canSaveCmp", "(", "Loop", "*", "L", ",", "BranchInst", "*", "*", "BI", ",", "ScalarEvolution", "*", "SE", ",", "LoopInfo", "*", "LI", ",", "DominatorTree", "*", "DT", ",", "AssumptionCache", "*", "AC", ",", "TargetLibr...
[ "Return", "true", "if", "the", "target", "can", "save", "a", "compare", "for", "loop", "count", ",", "for", "example", "hardware", "loop", "saves", "a", "compare", "." ]
[ "PowerPC", "PPC" ]
PPCTargetTransformInfo1
canSaveCmp
PowerPC
CPU
LLVM
94
158
1
[]
[ "<s>", "static", "void", "ix86_emit_mode_set", "(", "int", "entity", ",", "int", "mode", ",", "int", "prev_mode", "ATTRIBUTE_UNUSED", ",", "HARD_REG_SET", "regs_live", ")", "{", "switch", "(", "entity", ")", "{", "case", "X86_DIRFLAG", ":", "if", "(", "mode"...
[ "Generate", "one", "or", "more", "insns", "to", "set", "ENTITY", "to", "MODE", ".", "HARD_REG_LIVE", "is", "the", "set", "of", "hard", "registers", "live", "at", "the", "point", "where", "the", "insn", "(", "s", ")", "are", "to", "be", "inserted", "." ...
[ "i386" ]
i3866
ix86_emit_mode_set
i386
CPU
GCC
95
94
1
[]
[ "<s>", "bool", "VEPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createVEISelDag", "(", "getVETargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]
[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]
[ "VE", "VE", "VE", "VE" ]
VETargetMachine
addInstSelector
VE
CPU
LLVM
96
21
1
[]
[ "<s>", "static", "bool", "is_costly_group", "(", "rtx", "*", "group_insns", ",", "rtx", "next_insn", ")", "{", "int", "i", ";", "int", "issue_rate", "=", "rs6000_issue_rate", "(", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "issue_rate", ";", ...
[ "Return", "true", "if", "it", "is", "recommended", "to", "keep", "NEXT_INSN", "``", "far", "''", "(", "in", "a", "separate", "dispatch", "group", ")", "from", "the", "insns", "in", "GROUP_INSNS", ".", "Return", "false", "otherwise", "." ]
[ "rs6000", "0", "0" ]
rs6000
is_costly_group
rs6000
CPU
GCC
97
103
1
[]
[ "<s>", "const", "char", "*", "avr_double_lib", "(", "int", "argc", ",", "const", "char", "*", "*", "argv", ")", "{", "int", "dbl", "=", "64", ";", "int", "dbl", "=", "32", ";", "int", "ldb", "=", "64", ";", "int", "ldb", "=", "32", ";", "for", ...
[ "Re-build", "the", "-mdouble=", "and", "-mlong-double=", "options", ".", "This", "is", "needed", "because", "these", "options", "are", "not", "independent", "of", "each", "other", "." ]
[ "avr", "64", "32", "64", "32", "0", "\"mdouble=32\"", "0", "32", "\"mdouble=64\"", "0", "64", "\"mlong-double=32\"", "0", "32", "\"mlong-double=64\"", "0", "64", "\" %<mdouble=* -mdouble=\"", "32", "\"32\"", "\"64\"", "\" %<mlong-double=* -mlong-double=\"", "32", "\"3...
driver-avr
avr_double_lib
avr
MPU
GCC
98
173
1
[]
[ "<s>", "BitVector", "MipsRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "static", "const", "unsigned", "ReservedCPURegs", "[", "]", "=", "{", "Mips", "::", "ZERO", ",", "Mips", "::", "AT", ",", "Mips", ...
[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...
[ "Mips", "Mips", "Mips::ZERO", "Mips::AT", "Mips::K0", "Mips::K1", "Mips::GP", "Mips::SP", "Mips::FP", "Mips::RA", "0", "Mips::ZERO_64", "Mips::AT_64", "Mips::K0_64", "Mips::K1_64", "Mips::GP_64", "Mips::SP_64", "Mips::FP_64", "Mips::RA_64", "0", "Mips", "Mips::AFGR64Registe...
MipsRegisterInfo60
getReservedRegs
Mips
CPU
LLVM
99
277
1
[]
End of preview. Expand in Data Studio

ComBack: A Versatile Dataset for Enhancing Compiler Backend Development Efficiency

ComBack is a large-scale multi-platform compiler backend code dataset. It is sourced from GCC and LLVM backends corresponding to 178 target platforms.

Dataset Information

  • Source Data

    • GCC
    Category Target Platform Function KLoC
    CPU 30 35,147 647.2
    MPU 33 6,010 183.9
    GPU 2 457 11.2
    VLIW 5 959 25.4
    DSP 3 399 9.6
    Virtual 4 327 6.5
    SUM 77 43,299 883.7
    • LLVM
    Category Target Platform Function KLoC
    CPU 43 84,914 3,450.4
    MPU 30 11,311 173.0
    GPU 5 22,591 768.3
    VLIW 4 2,048 24.3
    DSP 7 9,646 263.2
    Virtual 12 8,430 168.3
    SUM 101 138,940 4,847.5
  • Tasks

    • Statement-Level Completion: complete current statement.
    //Inputs:
    ...
    adjustReg(MBB,LastFrameDestroy, DL, SPReg, FPReg, -StackSize+RVFI->getVarArgsSaveSize() 
    //Ground Truth:
    MachineInstr::FrameDestroy);
    
    • Next-Statement Suggestion: predict the next statement.
    //Inputs:
    ...
    maxCallFrameSize = (maxCallFrameSize + AlignMask) & ~AlignMask;
    //Ground Truth:
    MFI -> setMaxCallFrameSize(maxCallFrameSize);
    
    • Code Generation: generate a function with function description in natrual language.
    //Inputs:
    getPointerRegClass: Returns a TargetRegisterClass used for pointer values.
    Target-Specific Value: Sparc, SP::I64RegsRegClass, SP::IntRegsRegClass.
    //Ground Truth:
    TargetRegisterClass *SparcRegisterInfo::getPointerRegClass(MachineFunction &MF ,unsigned Kind) {
       return Subtarget.is64Bit() ? &SP::I64RegsRegClass : &SP::IntRegsRegClass;
    }
    

Organization

  • Code_Generation/* and Code_Completion/*: split data of 178 backends into train/valid/test set in the ratio of 80%:10%:10%

    Task Train Valid Test
    Statement-Level Comp. 128,899(11.36M Token) 16,112(1.43M Token) 16,113(1.43M Token)
    Next-Statement Sugg. 173,052(15.69M Token) 21,631(1.99M Token) 21,632(1.98M Token)
    Code Generation. 36,236(5.10M Token) 4,530(0.64M Token) 4,530(0.64M Token)
  • New_Target_Generation/Existing_Types/* and New_Target_Completion/Existing_Types/*: Take data of RISC-V,ARC,NVPTX both in GCC and LLVM as test set, split train/valid set in the ratio of 85%:15% of other CPU, MPU and GPU targets excluding RI5CY(RI5CY is custmoized based on RISCV)

    Task Train Valid Test
    Statement-Level Comp. 114,016(10.20M Token) 20,121(1.81M Token) 6,645(0.58M Token)
    Next-Statement Sugg. 152,114(14.10M Token) 26,844(2.49M Token) 9,313(0.83M Token)
    Code Generation. 30,633(4.44M Token) 5,406(0.79M Token) 2,819(0.37M Token)
  • New_Target_Generation/New_Types/* and New_Target_Completion/New_Types/*: Take data of ARC,NVPTX both in GCC and LLVM as test set, split train/valid set in the ratio of 85%:15% of other CPU targets excluding RI5CY(RI5CY is custmoized based on RISCV)

    Task Train Valid Test
    Statement-Level Comp. 87,018(7.78M Token) 15,357(1.37M Token) 2,764(0.26M Token)
    Next-Statement Sugg. 113,684(10.65M Token) 20,063(1.87M Token) 4,029(0.38M Token)
    Code Generation. 21,184(3.14M Token) 3,739(0.55M Token) 1,372(0.18M Token)
  • Iterative_Expansion_Generation/* and Iterative_Expansion_Completion/*: Take data of RI5CY in LLVM as test set, split train/valid set in the ratio of 85%:15% of other CPU targets excluding RISC-V(a) and including RISC-V(b)

    (a)
    Task Train Valid Test
    Statement-Level Comp. 87,018(7.78M Token) 15,357(1.37M Token) 721(0.04M Token)
    Next-Statement Sugg. 113,684(10.65M Token) 20,063(1.87M Token) 1,035(0.06M Token)
    Code Generation. 21,184(3.14M Token) 3,739(0.55M Token) 219(0.02M Token)
    (b)
    Task Train Valid Test
    Statement-Level Comp. 90,316(8.06M Token) 15,940(1.42M Token) 721(0.04M Token)
    Next-Statement Sugg. 118,175(11.04M Token) 20,856(1.94M Token) 1,035(0.06M Token)
    Code Generation. 22,413(3.30M Token) 3,957(0.58M Token) 219(0.02M Token)

Citation

@inproceedings{zhong2024comback,
  title={ComBack: A Versatile Dataset for Enhancing Compiler Backend Development Efficiency},
  author={Ming Zhong, Fang Lyu, Lulin Wang, Hongna Geng, Lei Qiu, Huimin Cui, Xiaobing Feng},
  booktitle={Thirty-eighth Conference on Neural Information Processing Systems Datasets and Benchmarks Track},
  year={2024}
}
Downloads last month
305