Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
0
[ "}" ]
[ "void", "Block", "::", "AddBranchTo", "(", "Block", "*", "Target", ",", "const", "char", "*", "Condition", ",", "const", "char", "*", "Code", ")", "{", "assert", "(", "!", "contains", "(", "BranchesOut", ",", "Target", ")", "&&", "<STR_LIT>", "cannot add...
GCC
i386
CPP
stmt_completion
CPU
1
[ "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_cvtepi8_epi32", "(", "_", "_", "mmask16", "_", "_...
LLVM
PowerPC
TD
stmt_completion
CPU
2
[ "(", "PPCvecinsert", "v4i32", ":", "$", "XTi", ",", "v4i32", ":", "$", "XB", ",", "imm32SExt16", ":", "$", "UIM", ")", ")", "]", ">", ",", "RegConstraint", "<", "<STR_LIT>", ">", ",", "NoEncode", "<", "<STR_LIT>", ">", ";" ]
[ "def", "XXINSERTW", ":", "XX2_RD6_UIM5_RS6", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "vsrc", ":", "$", "XT", ")", ",", "(", "ins", "vsrc", ":", "$", "XTi", ",", "vsrc", ":", "$", "XB", ",", "u4imm", ":", "$", "UIM", ")", ",", "<STR_...
LLVM
AArch64
CPP
next_suggestion
CPU
3
[ "assert", "(", "NumBytes", "<=", "FulleSizeInBytes", "&&", "<STR_LIT>", "Invalid fixup size!", "<STR_LIT>", ")", ";" ]
[ "Value", "=", "adjustFixupValue", "(", "Fixup", ",", "Target", ",", "Value", ",", "Ctx", ",", "TheTriple", ",", "IsResolved", ")", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";",...
LLVM
AArch64
TD
next_suggestion
CPU
4
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "target", ";" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "NZCV", "]", ";", "bits", "<", "<NUM_LIT>", ">", "cond", ";", "bits", "<", "<NUM_LIT>", ">", "target", ";", "let", "Inst", "{", "<NUM_LIT>"...
LLVM
AMDGPU
CPP
next_suggestion
GPU
5
[ "if", "(", "!", "Info", "->", "isEntryFunction", "(", ")", "&&", "FI", ".", "hasValue", "(", ")", ")", "MIB", ".", "addReg", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ";" ]
[ "const", "MachineInstr", "*", "LHSDef", "=", "MRI", "->", "getVRegDef", "(", "LHS", ".", "getReg", "(", ")", ")", ";", "const", "MachineInstr", "*", "RHSDef", "=", "MRI", "->", "getVRegDef", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "if", "(", ...
GCC
iq2000
CPP
code_generation
CPU
6
[ "static", "section", "*", "iq2000_select_rtx_section", "(", "machine_mode", "mode", ",", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "return", "mergeable_constant_section", "(", "mode", ",", "align", ",", "<NUM_LIT>", ")", ...
[ "Choose", "the", "section", "to", "use", "for", "the", "constant", "rtx", "expression", "X", "that", "has", "mode", "MODE", "." ]
GCC
aarch64
CPP
next_suggestion
CPU
7
[ "}" ]
[ "static", "tree", "add_attribute", "(", "const", "char", "*", "name", ",", "tree", "attrs", ")", "{", "return", "tree_cons", "(", "get_identifier", "(", "name", ")", ",", "NULL_TREE", ",", "attrs", ")", ";" ]
LLVM
SystemZ
TD
next_suggestion
CPU
8
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "}", ";" ]
[ "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "V1", ";", "bits", "<", "<NUM_LIT>", ">", "V2", ";", "bits", "<", "<NUM_LIT>", ">", "M3", "...
GCC
sh
MD
program_repair
CPU
9
[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", "<NUM_...
[ "}", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "div", ":", "SI", "(", "reg", ":", "SI", "R4_REG", ")", "(", "reg", ":", "SI", "R5_REG", ...
LLVM
X86
TD
stmt_completion
CPU
10
[ ":", "$", "ptr", ")", ")", ">", ";" ]
[ "def", "extloadi64i32", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "i64", "(", "extloadi32", "node" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
11
[ ":", "<NUM_LIT>", ";" ]
[ "auto", "Arg", "=", "ArgInfo", ".", "getPreloadedValue", "(", "Value", ")", ".", "first", ";", "return", "Arg", "?", "Arg", "->", "getRegister", "(", ")" ]
GCC
i386
MD
next_suggestion
CPU
12
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>"...
LLVM
AArch64
TD
next_suggestion
CPU
13
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zd", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz8_64", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-"...
GCC
i386
MD
program_repair
CPU
14
[ "<FIXS>", "(", "V2DI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "[", "(", "V16QI", "<STR_LIT>", ")", "(", "V32QI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V16SI", "<STR_LIT>", ")", "<BUGS>", "(", "V2DI", "<S...
LLVM
AArch64
CPP
stmt_completion
CPU
15
[ ")", ";" ]
[ "if", "(", "Value", "&", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "fixup must be 16-byte aligned", "<STR_LIT>", ")", ";", "return", "Value", ">>", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR...
LLVM
BPF
CPP
next_suggestion
Virtual ISA
16
[ "initializeBPFMIPeepholeTruncElimPass", "(", "PR", ")", ";" ]
[ "PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeBPFAbstractMemberAccessPass", "(", "PR", ")", ";", "initializeBPFPreserveDITypePass", "(", "PR", ")", ";", "initializeBPFMIPeepholePass", "(", "PR", ")", ";" ]
GCC
mips
MD
stmt_completion
CPU
17
[ ")", "]", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "ANYF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "fma", ":", "ANYF", "(", "match_operand", ":", "ANYF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", ...
LLVM
ARM
CPP
next_suggestion
CPU
18
[ "if", "(", "Scale", ">", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", " * ", "<STR_LIT>", "<<", "Scale", ";" ]
[ "}", "O", "<<", "<STR_LIT>", "[", "<STR_LIT>", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO3", ".", "getReg", "(", ")", ")", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", "<<", "TRI", "->", "getAsmName...
LLVM
AArch64
TD
next_suggestion
CPU
19
[ "}" ]
[ "def", "roW", ":", "LoadStore8RO", "<", "sz", ",", "V", ",", "opc", ",", "asm", ",", "(", "outs", "regtype", ":", "$", "Rt", ")", ",", "(", "ins", "GPR64sp", ":", "$", "Rn", ",", "GPR32", ":", "$", "Rm", ",", "ro_Wextend8", ":", "$", "extend", ...
LLVM
ARM
CPP
stmt_completion
CPU
20
[ ":" ]
[ "setAttributeItem", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "false", ")", ";", "break", ";", "case", "ARM", "::", "FK_VFPV3_FP16", ":", "setAttributeItem", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<ST...
LLVM
SNES
TD
stmt_completion
DSP
21
[ "src", ",", "imm", ":", "$", "k", ")", ")", ",", "(", "implicit", "P", ")", "]", ">", ";" ]
[ "def", "SBCIRdK", ":", "FRdK", "<", "<NUM_LIT>", ",", "(", "outs", "MainRegs", ":", "$", "rd", ")", ",", "(", "ins", "MainRegs", ":", "$", "src", ",", "imm_ldi16", ":", "$", "k", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "i16", ":", "$", "rd...
LLVM
Hexagon
TD
stmt_completion
DSP
22
[ "=", "<NUM_LIT>", ";" ]
[ "def", "L2_loadrub_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_17e0d2cd", ",", "TypeLD", ">", ",", "Enc_211aaa",...
GCC
fr30
MD
next_suggestion
DSP
23
[ "<STR_LIT>" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC
i386
CPP
next_suggestion
CPU
24
[ "pic_reg_used", "=", "true", ";" ]
[ "x", "=", "gen_rtx_EXPR_LIST", "(", "REG_FRAME_RELATED_EXPR", ",", "x", ",", "NULL", ")", ";", "REG_NOTES", "(", "insn", ")", "=", "x", ";", "}", "if", "(", "frame_pointer_needed", ")", "{", "insn", "=", "emit_insn", "(", "gen_push", "(", "hard_frame_point...
GCC
mips
MD
next_suggestion
CPU
25
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
26
[ "case", "WebAssembly", "::", "ATOMIC_RMW_SUB_I64_S", ":" ]
[ "case", "WebAssembly", "::", "ATOMIC_LOAD8_U_I32_S", ":", "case", "WebAssembly", "::", "ATOMIC_LOAD8_U_I64", ":", "case", "WebAssembly", "::", "ATOMIC_LOAD8_U_I64_S", ":", "case", "WebAssembly", "::", "STORE8_I32", ":", "case", "WebAssembly", "::", "STORE8_I32_S", ":"...
LLVM
X86
CPP
stmt_completion
CPU
27
[ "N", ")", ";" ]
[ "assert", "(", "(", "<STR_LIT>", "::", "<STR_LIT>", "==", "N", "->", "getOpcode", "(", ")", "||", "<STR_LIT>", "::", "<STR_LIT>", "==", "N", "->", "getOpcode", "(", ")", "||", "<STR_LIT>", "::", "<STR_LIT>", "==", "N", "->", "getOpcode", "(", ")", "||"...
LLVM
SPIRV
CPP
stmt_completion
Virtual ISA
28
[ ")", ";" ]
[ "BitVector", "Reserved", "(", "getNumRegs", "(", ")" ]
LLVM
ARM
TD
stmt_completion
CPU
29
[ "]", ">", ";" ]
[ "def", "VST4d16Pseudo", ":", "VSTQQPseudo", "<", "IIC_VST4", ">", ",", "Sched", "<", "[", "WriteVST4" ]
LLVM
TriCore
CPP
next_suggestion
MPU
30
[ "if", "(", "Base", ".", "getReg", "(", ")", ")", "O", "<<", "<STR_LIT>", "[%", "<STR_LIT>", "<<", "StringRef", "(", "getRegisterName", "(", "Base", ".", "getReg", "(", ")", ")", ")", ".", "lower", "(", ")", "<<", "'", "]", "'", ";" ]
[ "const", "MCOperand", "&", "Base", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "Disp", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
31
[ "}" ]
[ "SDValue", "P", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "dl", ",", "DstVT", ",", "Op0", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SINT_TO_FP", ",", "dl", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ...
LLVM
AArch64
CPP
stmt_completion
CPU
32
[ "getValue", "(", ")", ")", ";" ]
[ "void", "AArch64InstructionSelector", "::", "renderTruncImm", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MachineInstr", "&", "MI", ",", "int", "OpIdx", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ...
LLVM
Hexagon
CPP
next_suggestion
DSP
33
[ "return", "Changed", ";" ]
[ "MachineBasicBlock", "::", "iterator", "I", ",", "E", ",", "NextI", ";", "for", "(", "I", "=", "B", ".", "begin", "(", ")", ",", "E", "=", "B", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "NextI", ")", "{", "NextI", "=", "std"...
LLVM
Hexagon
TD
stmt_completion
DSP
34
[ ">", ",", "Enc_454a26", "{" ]
[ "def", "C2_andn", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Ps4", ")", ",", "<STR_LIT>", ",", "tc_640086b5", ",", "TypeCR" ]
LLVM
ARM
TD
next_suggestion
CPU
35
[ "let", "unsignedFlag", "=", "(", "?", "(", "i32", "VTI", ".", "Unsigned", ")", ")", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "VTI", "=", "VTI_", ";", "let", "immediateType", "=", "immType", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
36
[ "}" ]
[ "void", "ARMTargetLowering", "::", "addMVEVectorTypes", "(", "bool", "HasMVEFP", ")", "{", "const", "MVT", "IntTypes", "[", "]", "=", "{", "MVT", "::", "v16i8", ",", "MVT", "::", "v8i16", ",", "MVT", "::", "v4i32", "}", ";", "for", "(", "auto", "VT", ...
LLVM
AArch64
TD
stmt_completion
CPU
37
[ ":", "$", "Rm", ")", ")", ")", ")", "]", ">", ";" ]
[ "def", "v2i32", ":", "BaseSIMDThreeSameVector", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "opc", ",", "V64", ",", "asm", ",", "<STR_LIT>", ",", "[", "(", "set", "V64", ":", "$", "Rd", ",", "(", "v2i32", "(", "OpNode", "(", "v2i32", "V64", ...
LLVM
ARM
TD
stmt_completion
CPU
38
[ "v2i32", ",", "VectorIndex32", ">", "{" ]
[ "def", "VDUPLN32d", ":", "VDUPLND", "<", "{", "?", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "<STR_LIT>", ",", "<STR_LIT>", "," ]
GCC
gcn
CPP
stmt_completion
GPU
39
[ "<STR_LIT>", ")", ";" ]
[ "exit", "(", "<NUM_LIT>", ")", ";", "}", "DLSYM_FN", "(", "hsa_status_string", ")", "DLSYM_FN", "(", "hsa_agent_get_info", ")", "DLSYM_FN", "(", "hsa_init", ")", "DLSYM_FN", "(", "hsa_iterate_agents", ")", "DLSYM_FN", "(", "hsa_region_get_info", ")", "DLSYM_FN", ...
GCC
aarch64
CPP
stmt_completion
CPU
40
[ ")", ";" ]
[ "void", "aarch64_gen_atomic_cas", "(", "rtx", "rval", ",", "rtx", "mem", ",", "rtx", "expected", ",", "rtx", "desired", ",", "rtx", "model", ")", "{", "rtx", "(", "*", "gen", ")", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", ";", "machine_m...
LLVM
Hexagon
TD
next_suggestion
DSP
41
[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ...
GCC
epiphany
MD
stmt_completion
MPU
42
[ "QI", "V2HI", "V4QI", "]", ")" ]
[ "(", "define_mode_iterator", "WMODE", "[", "SI", "SF", "HI", "QI", "V2HI", "V4QI", "]", ")", "(", "define_mode_iterator", "WMODE2", "[", "SI", "SF", "HI" ]
GCC
aarch64
CPP
stmt_completion
CPU
43
[ "<STR_LIT>", "w", "<STR_LIT>", "(", "a", ")", ":", ")", ";" ]
[ "_", "_", "asm__", "(", "<STR_LIT>", "saddlv %d0,%1.4s", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", ")", ":" ]
GCC
m68k
MD
next_suggestion
MPU
44
[ "if", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
[ "<STR_LIT>", "{", "if", "(", "FP_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "&", "FP_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{" ]
LLVM
X86
CPP
next_suggestion
CPU
45
[ "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP0", "||", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP1", ")", "return", "false", ";" ]
[ "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "CC", "!=", "CallingConv", "::", "C", "&&", "CC", "!=", "CallingConv", "::", "Fast", "&&", "CC", "!=", "CallingConv", "::", "Tail", "&&", "CC", "!=", "Calling...
LLVM
PowerPC
CPP
stmt_completion
CPU
46
[ "NewCallSeqStart", ";" ]
[ "ISD", "::", "ArgFlagsTy", "ArgFlags", "=", "Outs", "[", "i", "]", ".", "Flags", ";", "bool", "Result", ";", "if", "(", "Outs", "[", "i", "]", ".", "IsFixed", ")", "{", "Result", "=", "CC_PPC32_SVR4", "(", "i", ",", "ArgVT", ",", "ArgVT", ",", "C...
LLVM
ARM
CPP
next_suggestion
CPU
47
[ "}" ]
[ "void", "addProcIFlagsOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "...
LLVM
Hexagon
TD
stmt_completion
DSP
48
[ "<NUM_LIT>", ";" ]
[ "def", "A2_addsp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_679309b8", ",", "TypeALU64", ">", "{", "let",...
GCC
mips
MD
next_suggestion
CPU
49
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V2HI", "[", "(", "match_operand", ":", "V4QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_PRECEU...
LLVM
Hexagon
TD
next_suggestion
DSP
50
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "def", "C2_muxii", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "s32_0Imm", ":", "$", "Ii", ",", "s8_0Imm", ":", "$", "II", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "T...
GCC
rs6000
MD
stmt_completion
CPU
51
[ ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
ARM
TD
next_suggestion
CPU
52
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT...
LLVM
GBZ80
TD
next_suggestion
MPU
53
[ "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";" ]
[ "class", "GBZ80Inst", "<", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ">", ":", "Instruction", "{", "let", "Namespace", "=", "<STR_LIT>", ";" ]
GCC
aarch64
CPP
stmt_completion
CPU
54
[ ",", "_", "_", "c", ")", ";" ]
[ "return", "_", "_", "builtin_aarch64_simd_bslv16qi_uuuu", "(", "_", "_", "a", ",", "_", "_", "b" ]
LLVM
Hexagon
TD
stmt_completion
DSP
55
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "De...
LLVM
Mips
CPP
program_repair
CPU
56
[ "<FIXS>", "const", "GlobalValue", "*", "Val", "=", "G", "->", "getGlobal", "(", ")", ";", "InternalLinkage", "=", "Val", "->", "hasInternalLinkage", "(", ")", ";", "<FIXE>", "<FIXS>", "<STR_LIT>", "::", "<STR_LIT>", ",", "Chain", ",", "FuncInfo", "->", "ca...
[ "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "if", "(", "IsPICCall", ")", "{", "<BUGS>", "InternalLinkage", "=", "G", "->", "getGlobal", "(", ")", "->", "hasInternalLinkage", "(", ")...
GCC
alpha
MD
stmt_completion
MPU
57
[ ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec_volatile", ":", "DI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPECV_SC", ")", ")", "(", "set", "(", "match_operand", ":", "I48MODE", "<NUM_L...
GCC
i386
MD
stmt_completion
CPU
58
[ ")" ]
[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
59
[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";" ]
[ "class", "Enc_a1e29d", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "II", ";", "let"...
GCC
csky
CPP
code_generation
CPU
60
[ "static", "void", "push_csky_minipool_fix", "(", "rtx_insn", "*", "insn", ",", "HOST_WIDE_INT", "address", ",", "rtx", "*", "loc", ",", "machine_mode", "mode", ",", "rtx", "value", ")", "{", ":", "CSKY_LRW16_RANGE", ")", "(", "GET_MODE_SIZE", "(", "(", "mode...
[ "Record", "INSN", ",", "which", "will", "need", "fixing", "up", "to", "load", "a", "value", "from", "the", "minipool", ".", "ADDRESS", "is", "the", "offset", "of", "the", "insn", "since", "the", "start", "of", "the", "function", ";", "LOC", "is", "a", ...
LLVM
Hexagon
CPP
next_suggestion
DSP
61
[ "return", "PReg1", "==", "PReg2", "&&", "Hexagon", "::", "PredRegsRegClass", ".", "contains", "(", "PReg1", ")", "&&", "Hexagon", "::", "PredRegsRegClass", ".", "contains", "(", "PReg2", ")", "&&", "getPredicateSense", "(", "MI1", ",", "HII", ")", "!=", "g...
[ "bool", "HexagonPacketizerList", "::", "arePredicatesComplements", "(", "MachineInstr", "*", "MI1", ",", "MachineInstr", "*", "MI2", ")", "{", "if", "(", "getPredicateSense", "(", "MI1", ",", "HII", ")", "==", "PK_Unknown", "||", "getPredicateSense", "(", "MI2",...
LLVM
X86
TD
program_repair
CPU
62
[ "<FIXS>", "def", "_Fp32", ":", "FpIf32", "(", "outs", "RFP32", ":", "$", "dst", ")", ",", "(", "ins", "RFP32", ":", "$", "src1", ",", "RFP32", ":", "$", "src2", ")", ",", "CondMovFP", ",", "<FIXE>", "<FIXS>", "def", "_Fp64", ":", "FpIf64", "(", "...
[ "multiclass", "FPCMov", "PatLeaf", "cc", ">", "{", "<BUGS>", "def", "_Fp32", ":", "FpI", "(", "outs", "RFP32", ":", "$", "dst", ")", ",", "(", "ins", "RFP32", ":", "$", "src1", ",", "RFP32", ":", "$", "src2", ")", ",", "CondMovFP", ",", "<BUGE>", ...
LLVM
AArch64
TD
stmt_completion
CPU
63
[ ")", "(", "v2i32", "(", "INSERT_SUBREG", "(", "v2i32", "(", "IMPLICIT_DEF", ")", ")", ",", "FPR32Op", ":", "$", "Rd", ",", "ssub", ")", ")", ",", "V64", ":", "$", "Rn", ",", "V128", ":", "$", "Rm", ",", "VectorIndexS", ":", "$", "idx", ")", ")"...
[ "def", ":", "Pat", "<", "(", "i32", "(", "Accum", "(", "i32", "FPR32Op", ":", "$", "Rd", ")", ",", "(", "i32", "(", "vector_extract", "(", "v4i32", "(", "insert_subvector", "(", "undef", ")", ",", "(", "v2i32", "(", "int_aarch64_neon_sqrdmulh", "(", ...
LLVM
ECLair
CPP
stmt_completion
MPU
64
[ ")", ";" ]
[ "const", "MCExpr", "*", "Val", "=", "getImm", "(", ")", ";", "return", "static_cast", "<", "const", "MCConstantExpr", "*", ">", "(", "Val", ")", "->", "getValue", "(" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
65
[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Add instruction ", "<STR_LIT>", "<<", "*", "MI", ")", ";" ]
[ "if", "(", "!", "MI", ")", "return", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "!", "MO", ".", "isImpl...
GCC
bfin
CPP
stmt_completion
DSP
66
[ "+", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";" ]
[ "if", "(", "group", "==", "<NUM_LIT>", ")", "{", "if", "(", "D_REGNO_P", "(", "regno", ")", ")", "{", "group", "=", "<NUM_LIT>", ";", "first_dreg_to_save", "=", "lastdreg", "=", "regno", "-", "REG_R0", ";", "}", "else", "if", "(", "regno", ">=", "REG...
GCC
xtensa
CPP
stmt_completion
MPU
67
[ ";" ]
[ "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "return", "(", "SYMBOL_REF_P", "(", "x", ")", "||", "CONST_INT_P", "(", "x", ")", ")", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "x", ")", ";", "}", "if", "(", "CONST_INT_P", "(", "x", ")", "&&", ...
LLVM
X86
CPP
next_suggestion
CPU
68
[ "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ValVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "isImmutable", ")", ";" ]
[ "SDValue", "X86TargetLowering", "::", "LowerMemArgument", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG...
LLVM
X86
CPP
next_suggestion
CPU
69
[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Small", ",", "Overflow", ",", "Small", ")", ";" ]
[ "static", "SDValue", "expandFP_TO_UINT_SSE", "(", "MVT", "VT", ",", "SDValue", "Src", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ",", "const", "X86Subtarget", "&", "Subtarget", ")", "{", "MVT", "SrcVT", "=", "Src", ".", "getSimpleVa...
LLVM
Hexagon
TD
next_suggestion
DSP
70
[ "let", "InputType", "=", "<STR_LIT>", ";" ]
[ "def", "A4_cmphgt", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeS_3op", ">", ",", "Enc_c2b48e",...
LLVM
Hexagon
TD
next_suggestion
DSP
71
[ "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]
[ "def", "A2_svsubhs", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_61830035", ",", "TypeALU32_3op", ">", ",", "Enc_bd6...
LLVM
X86
CPP
next_suggestion
CPU
72
[ "}" ]
[ "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VecVT", ",", "N0", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "Res"...
LLVM
AMDGPU
CPP
next_suggestion
GPU
73
[ "}" ]
[ "return", "&", "(", "*", "(", "--", "(", "Region", "->", "getEntry", "(", ")", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", ")", ")", ";", "}", "MachineBasicBlock", "*", "LastMerge", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ...
GCC
arm
MD
next_suggestion
CPU
74
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC
h8300
MD
stmt_completion
MPU
75
[ "<STR_LIT>", ")", ")" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "HI", "(", "zero_extend", ":", "HI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>" ]
GCC
frv
MD
next_suggestion
VLIW
76
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_MPACKH", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC
rs6000
MD
stmt_completion
CPU
77
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit" ]
GCC
aarch64
MD
stmt_completion
CPU
78
[ "]", ")" ]
[ "(", "define_code_iterator", "ANY_EXTEND", "[", "sign_extend", "zero_extend", "]", ")", "(", "define_code_iterator", "ANY_EXTEND2", "[", "sign_extend", "zero_extend" ]
LLVM
SystemZ
TD
stmt_completion
CPU
79
[ "CCValues", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "CompareZeroCCMask", "=", "<NUM_LIT>", ";", "bit", "CCMaskFirst", "=", "<NUM_LIT>", ";", "bit", "CCMaskLast", "=", "<NUM_LIT>", ";", "bit", "IsLogical", "=", "<NUM_LIT>", ";", "bit", "CCIfNoSignedWrap", "=", "<NUM_LIT>", ";", "le...
LLVM
PowerPC
CPP
code_generation
CPU
80
[ "void", "PPCRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "<NUM_LIT>", "&&", ...
[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]
LLVM
PowerPC
CPP
next_suggestion
CPU
81
[ "++", "Result", ";" ]
[ "unsigned", "Shift", "=", "<NUM_LIT>", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "{", "Shift", "=", "countTrailingZeros", "<", "uint64_t", ">", "(", "Imm", ")", ";", "int64_t", "ImmSh", "=", "static_cast", "<", "uint64_...
GCC
i386
CPP
stmt_completion
CPU
82
[ ";" ]
[ "bool", "ix86_function_value_regno_p", "(", "int", "regno", ")", "{", "if", "(", "regno", "==", "<NUM_LIT>", "||", "(", "regno", "==", "FIRST_FLOAT_REG", "&&", "TARGET_FLOAT_RETURNS_IN_80387", ")", "||", "(", "regno", "==", "FIRST_SSE_REG", "&&", "TARGET_SSE", "...
LLVM
Hexagon
TD
next_suggestion
DSP
83
[ "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]
[ "class", "Enc_d15d19", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vs32", ";", "...
LLVM
Hexagon
TD
next_suggestion
DSP
84
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "C2_or", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Ps4", ")", ",", "<STR_LIT>", ",", "tc_640086b5", ",", "TypeCR", ">", ",", "Enc_454a26", "{",...
LLVM
Lanai
CPP
next_suggestion
CPU
85
[ "}" ]
[ "}", "void", "Lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", ";", "MCOperand", "LowerSymbolOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCSymbol", "*", "Sym", ")", "const", ";", "MCSymbol", "*", ...
LLVM
X86
CPP
next_suggestion
CPU
86
[ "OpcodeSelect", "=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "VT", ",", "Op", ",", "VMask", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", ...
GCC
i386
CPP
code_generation
CPU
87
[ "bool", "symbolic_reference_mentioned_p", "(", "rtx", "op", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "op", ")", "==", "LABEL_REF", ")", "return", "tru...
[ "Return", "true", "if", "OP", "contains", "a", "symbol", "reference" ]
GCC
rs6000
CPP
stmt_completion
CPU
88
[ "rtx", "*", "str_mem", ")", "{" ]
[ "static", "bool", "is_store_insn", "(", "rtx", "insn", "," ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
89
[ "return", "false", ";" ]
[ "Id", "=", "toFuncId", "(", "Loc", "->", "second", ")", ";", "return", "true", ";", "}", "Id", "=", "AMDGPULibFunc", "::", "EI_NONE", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
90
[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";" ]
LLVM
R600
CPP
next_suggestion
GPU
91
[ "}" ]
[ "bool", "programSpillsRegisters", "(", ")", "{", "return", "!", "SpilledRegisters", ".", "empty", "(", ")", ";" ]
LLVM
AArch64
TD
stmt_completion
CPU
92
[ "<NUM_LIT>", ";" ]
[ "def", "Xrs", ":", "BaseAddSubSReg", "<", "isSub", ",", "<NUM_LIT>", ",", "GPR64", ",", "arith_shifted_reg64", ",", "mnemonic", ",", "OpNode", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=" ]
LLVM
ARM
TD
stmt_completion
CPU
93
[ ";" ]
[ "def", "VecListThreeDByteIndexAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>" ]
LLVM
AArch64
TD
next_suggestion
CPU
94
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_L...
LLVM
Hexagon
TD
next_suggestion
DSP
95
[ "let", "cofRelax1", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
96
[ "break", ";" ]
[ "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MDT", "=", "&", "get...
GCC
arm
MD
stmt_completion
CPU
97
[ "<", "V_mode_nunits", ">", "/", "<NUM_LIT>", ")", "+", "i", ")" ]
[ "for", "(", "i", "=", "<NUM_LIT>", "RTVEC_ELT", "(", "v", ",", "i", ")", "=", "GEN_INT", "(", "(" ]
GCC
i386
CPP
stmt_completion
CPU
98
[ "_", "_", "i0", ",", "_", "_", "i1", ")", ";" ]
[ "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_ia32_vec_init_v2si", "(" ]
GCC
i386
CPP
stmt_completion
CPU
99
[ "_", "_", "LY", ",", "const", "int", "_", "_", "M", ")", "{" ]
[ "extern", "_", "_", "inline", "int", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cmpestrc", "(", "_", "_", "m128i", "_", "_", "X", ",", "int", "_",...